6.7 数据通路——习题课二

考纲定位：计算机组成原理 · 第 6 章 中央处理器（6.7） | 重要度 ★★★★ | 常见考法：大题（单总线数据通路、可见寄存器、控制信号位数、连线补全）

一句话核心：单总线题的通用套路是“先判可见性 → 再算控制字段 → 再画数据流 → 最后查单总线分时”

例题一

【2015年 题43】某16位计算机的主存按字节编码，存取单位为16位；采用16位定长指令字格式；CPU采用单总线结构，主要部分如下图所示。图中R0~R3为通用寄存器；T为暂存器；SR为移位寄存器，可实现直送（mov）、左移移位（left）和右移一位（right）3种操作，控制信号为SRop，SR的输出由信号SRout控制；ALU可实现直送A（mova）、A加B（add）、A减B（sub）、A与B（and）、A或B（or）、非A（not）和A加1（inc）7种操作，控制信号为ALUop。

请回答下列问题。

1）图中哪些寄存器是程序员可见的？为何要设置暂存器T？


2）控制信号ALUop和SRop的位数至少各是多少？

3）控制信号SRout所控制部件的名称或作用是什么？

4）端点①~⑨中，哪些端点须连接到控制部件的输出端？

5）为完善单总线数据通路，需要在端点①~⑨中相应的端点之间添加必要的连线。写出连线的起点和终点，以正确表示数据的流动方向。

6）为什么二路选择器MUX的一个输入端是2？



本例考什么

- 2015 题 43：16 位机、单总线、存储器与 I/O 统一编址
- 程序员可见寄存器、临时寄存器存在的理由
- ALUop/SRop 控制信号位数、SRout 的作用
- 补齐数据通路中缺失的控制信号连线

常见错因

1. 把临时寄存器（Y/Z/DR）当成程序员可见
2. 控制信号位数忘记包含“不发命令”的编码
3. 单总线同一拍安排两组传送，导致冲突
4. SRout 的作用写成“输出数据”，忽略它是三态门/输出使能
5. MUX 的“0”输入当成接地，实际是常数 0/清零

解题模板

1. 先列可见/不可见寄存器：PC、PSW、通用寄存器可见；MAR、MDR、IR、临时寄存器不可见
2. 控制字段位数：先数互斥组，再对每组取 $\lceil \log_2(n+1) \rceil$
3. 每个部件问三个问题：输入从哪来、输出到哪去、何时有效
4. 补连线时，先找“有输入无来源/有输出无去向”的部件


5. 最后用单总线规则检查：同一拍只能有一组数据在总线上

第一问

【2015年 题43】某16位计算机的主存按字节编码，存取单位为16位；采用16位定长指令字格式；CPU采用单总线结构，主要部分如下图所示。图中R0~R3为通用寄存器；T为暂存器；SR为移位寄存器，可实现直送（mov）、左移移位（left）和右移一位（right）3种操作，控制信号为SRop，SR的输出由信号SRout控制；ALU可实现直送A（mova）、A加B（add）、A减B（sub）、A与B（and）、A或B（or）、非A（not）和A加1（inc）7种操作，控制信号为ALUop。

请回答下列问题。

1）图中哪些寄存器是程序员可见的？为何要设置暂存器T？



解析

程序员可见的寄存器有：

- **通用寄存器R0~R3**
- **程序计数器PC**
- **程序状态字寄存器PSW（本题未给出）**


程序员可见性一览表

分类	部件	说明
可见	通用寄存器（AX、R0~R31 等）	指令直接读写
可见	程序计数器 PC	存下条指令地址，跳转指令可修改
可见	程序状态字 PSW	ZF/SF/OF/CF，决定条件跳转
可见	堆栈指针 SP	指向栈顶，配合 PUSH/POP/CALL/RET
可见	基址/变址寄存器（BX/BP/SI/DI）	实现基址、变址寻址
可见	段寄存器（CS/DS/SS/ES）	形成物理地址
不可见	MAR	存访存地址，硬件自动填充
不可见	MDR	暂存与主存交换的数据
不可见	IR	存当前指令，取指时自动装入，无法访问
不可见	Cache	对应用程序员透明
不可见	微指令寄存器、流水线寄存器	控制器/微架构内部实现

【2015年 题43】某16位计算机的主存按字节编码，存取单位为16位；采用16位定长指令字格式；CPU采用单总线结构，主要部分如下图所示。图中R0~R3为通用寄存器；T为暂存器；SR为移位寄存器，可实现直送（mov）、左移移位（left）和右移一位（right）3种操作，控制信号为SRop，SR的输出由信号SRout控制；ALU可实现直送A（mova）、A加B（add）、A减B（sub）、A与B（and）、A或B（or）、非A（not）和A加1（inc）7种操作，控制信号为ALUop。

请回答下列问题。

1）图中哪些寄存器是程序员可见的？为何要设置暂存器T？



解析

ALU的操作数A和B都需要经过单总线来传送。

A和B不可能同时通过单总线传送给ALU，这样会造成数据冲突。


综上所述，A和B需要分时通过单总线传送给ALU，这样就需要暂存器T暂存其中一个操作数。

第二问

【2015年 题43】某16位计算机的主存按字节编码，存取单位为16位；采用16位定长指令字格式；CPU采用单总线结构，主要部分如下图所示。图中R0~R3为通用寄存器；T为暂存器；SR为移位寄存器，可实现直送（mov）、左移移位（left）和右移一位（right）3种操作，控制信号为SRop，SR的输出由信号SRout控制；ALU可实现直送A（mova）、A加B（add）、A减B（sub）、A与B（and）、A或B（or）、非A（not）和A加1（inc）7种操作，控制信号为ALUop。

请回答下列问题。

2）控制信号ALUop和SRop的位数至少各是多少？



解析

控制信号ALUop的位数至少为3，可有$2^3=8$种组合状态，每一种组合状态表示一种ALU操作。


控制信号SRop的位数至少为2，可有$2^2=4$种组合状态，每一种组合状态表示一种SR操作。

第三问

【2015年 题43】某16位计算机的主存按字节编码，存取单位为16位；采用16位定长指令字格式；CPU采用单总线结构，主要部分如下图所示。图中R0~R3为通用寄存器；T为暂存器；SR为移位寄存器，可实现直送（mov）、左移移位（left）和右移一位（right）3种操作，控制信号为SRop，SR的输出由信号SRout控制；ALU可实现直送A（mova）、A加B（add）、A减B（sub）、A与B（and）、A或B（or）、非A（not）和A加1（inc）7种操作，控制信号为ALUop。

请回答下列问题。

3）控制信号SRout所控制部件的名称或作用是什么？



解析

控制信号SRout所控制的部件为三态门，

用于将SR受控接入到单总线，换句话说，


SRout控制三态门的打开与关闭，进而将SR接入总线或从总线断开。

第四问

【2015年 题43】某16位计算机的主存按字节编码，存取单位为16位；采用16位定长指令字格式；CPU采用单总线结构，主要部分如下图所示。图中R0~R3为通用寄存器；T为暂存器；SR为移位寄存器，可实现直送（mov）、左移移位（left）和右移一位（right）3种操作，控制信号为SRop，SR的输出由信号SRout控制；ALU可实现直送A（mova）、A加B（add）、A减B（sub）、A与B（and）、A或B（or）、非A（not）和A加1（inc）7种操作，控制信号为ALUop。

请回答下列问题。

4）端点①~⑨中，哪些端点须连接到控制部件的输出端？



解析

端点① SRout控制信号

端点② SRop控制信号

端点③ ALUop控制信号


端点⑤ Tin控制信号

端点⑧ MUXop控制信号

第五问

【2015年 题43】某16位计算机的主存按字节编码，存取单位为16位；采用16位定长指令字格式；CPU采用单总线结构，主要部分如下图所示。图中R0~R3为通用寄存器；T为暂存器；SR为移位寄存器，可实现直送（mov）、左移移位（left）和右移一位（right）3种操作，控制信号为SRop，SR的输出由信号SRout控制；ALU可实现直送A（mova）、A加B（add）、A减B（sub）、A与B（and）、A或B（or）、非A（not）和A加1（inc）7种操作，控制信号为ALUop。
请回答下列问题。

5）为完善单总线数据通路，需要在端点①~⑨中相应的端点之间添加必要的连线。写出连线的起点和终点，以正确表示数据的流动方向。



解析

端点⑥ 与 端点⑨ 连接


端点⑦ 与 端点④ 连接

在控制信号MUXop的控制下，MUX选择来自单总线的数据或数值2进入ALU的端口B。

第六问

【2015年 题43】某16位计算机的主存按字节编码，存取单位为16位；采用16位定长指令字格式；CPU采用单总线结构，主要部分如下图所示。图中R0~R3为通用寄存器；T为暂存器；SR为移位寄存器，可实现直送（mov）、左移移位（left）和右移一位（right）3种操作，控制信号为SRop，SR的输出由信号SRout控制；ALU可实现直送A（mova）、A加B（add）、A减B（sub）、A与B（and）、A或B（or）、非A（not）和A加1（inc）7种操作，控制信号为ALUop。
请回答下列问题。

6）为什么二路选择器MUX的一个输入端是2?



解析

题目给定：

主存按字节编码

存取单位为16位

16位定长指令字

综上所述，程序顺序执行时，

下一条指令的地址为(PC) + 2

本例总结

- 可见性判断标准：指令能否直接读写；不是“是不是寄存器”
- 临时寄存器的存在理由：单总线同一拍不能同时保存多个中间结果
- SRout 是输出使能/三态门控制，不是数据本身
- MUX 的 0 输入用于清零/选择常数 0，不是接地

例题二

【2015年 题44】题43中描述的计算机，其部分指令执行过程的控制信号如题44图a所示。该机指令格式如题44图b所示，支持寄存器直接和寄存器间接两种寻址方式，寻址方式位分别为0和1，通用寄存器R0~R3的编号分别为0，1，2和3。

请回答下列问题。


1）该机的指令系统最多可定义多少条指令？

2）若inc、shl和sub指令的操作码分别是01H、02H和03H，则以下指令对应的机器代码各是什么？

```
inc  R1              ; (R1) + 1 → R1
shl  R2, R1          ; (R1) << 1 → R2
sub  R3, (R1), R2    ; ((R1)) – (R2) → R3
```

3）假设寄存X的输入和输出控制信号分别为Xin和Xout，其值为1表示有效，为0表示无效（如PCout=1表示PC内容送总线）；存储器控制信号为MEMop，用于控制存储器的读（read）和写（write）操作。写出题图a中标号①~⑧处的控制信号或控制信号的取值。

4）指令“sub R1, R3, (R2)”和“inc R1”的执行阶段至少各需要多少个时钟周期？



题44图a



题44图b

本例考什么

- 与例题一类似的单总线数据通路，但寄存器/控制信号更复杂
- 要求分析指令执行流程、控制信号、最少节拍

常见错因

- 忘记取指阶段；直接从执行阶段开始
- 同一拍安排多次访存/多组总线传送
- 控制信号与动作不对应，或漏写使能信号
- 临时寄存器使用不当，导致数据被覆盖

解题模板

1. 先写取指阶段固定流程
2. 按指令类型拆执行阶段：取数 → 运算 → 写回/写存
3. 需要保存中间结果时用临时寄存器，不要在同一拍既写又读同一寄存器
4. 对照控制信号表逐拍填写
5. 最后检查 PC 更新、寄存器写回、存储器读写冲突


第一问

【2015年 题44】题43中描述的计算机，其部分指令执行过程的控制信号如题44图a所示。该机指令格式如题44图b所示，支持寄存器直接和寄存器间接两种寻址方式，寻址方式位分别为0和1，通用寄存器R0~R3的编号分别为0，1，2和3。

请回答下列问题。

1）该机的指令系统最多可定义多少条指令?

解析



其中：Md、Ms1、Ms2为寻址方式位，Rd、Rs1、Rs2为寄存器编号。

该机的指令系统最多可定义的指令数量：$2^7 = 128$

第二问


【2015年 题44】题43中描述的计算机，其部分指令执行过程的控制信号如题44图a所示。该机指令格式如题44图b所示，支持寄存器直接和寄存器间接两种寻址方式，寻址方式位分别为0和1，通用寄存器R0~R3的编号分别为0，1，2和3。

请回答下列问题。

2）若inc、shl和sub指令的操作码分别是01H、02H和03H，则以下指令对应的机器代码各是什么?

```
inc  R1              ; (R1) + 1 → R1          机器代码为 0240H
shl  R2, R1          ; (R1) << 1 → R2         机器代码为 0488H
sub  R3, (R1), R2    ; ((R1)) – (R2) → R3     机器代码为 06EAH
                       源操作数1  源操作数2  目的操作数
```

解析



十六进制 → 06EAH

其中：Md、Ms1、Ms2为寻址方式位，Rd、Rs1、Rs2为寄存器编号。

三地址指令：源操作数1 OP 源操作数2 → 目的操作数地址

二地址指令（末3位均为0）：OP 源操作数1 → 目的操作数地址

单地址指令（末6位均为0）：OP 目的操作数 → 目的操作数地址

第三问

指令：shl R2, R1 ；(R1) << 1 → R2

取指阶段

PCout=1，MARin=1，Tin=1，MEMop=read

MUXop=①(0)，ALUop=add，SRop=②(mov)


SRout=1，PCin=1

MDRout=1，IRin=1

执行阶段

R1out=1，Tin=1，ALUop=③(mova)，SRop=④(left)

SRout=1，R2in=1



指令：sub R0, R2, (R1) ；(R2) – ((R1))→ R0

取指阶段

PCout=1，MARin=1，Tin=1，MEMop=read

MUXop=①(0)，ALUop=add，SRop=②(mov)

SRout=1，PCin=1

MDRout=1，IRin=1

执行阶段


R1out=1，MARin=1，MEMop=⑤(read)

R2out=1，Tin=1

MDRout=1，MUXop=1，ALUop=⑥(sub)，SRop =⑦(mov)

⑧(SRout)=1，R0in=1

请同学们参照前一条指令的数据通路分析，自行分析本指令执行阶段的数据通路。




第四问

【2015年 题44】题43中描述的计算机，其部分指令执行过程的控制信号如题44图a所示。该机指令格式如题44图b所示，支持寄存器直接和寄存器间接两种寻址方式，寻址方式位分别为0和1，通用寄存器R0~R3的编号分别为0，1，2和3。请回答下列问题。

4）指令“sub R1, R3, (R2)”和“inc R1”的执行阶段至少各需要多少个时钟周期?

解析



【2015年 题44】题43中描述的计算机，其部分指令执行过程的控制信号如题44图a所示。该机指令格式如题44图b所示，支持寄存器直接和寄存器间接两种寻址方式，寻址方式位分别为0和1，通用寄存器R0~R3的编号分别为0，1，2和3。请回答下列问题。

4）指令“sub R1, R3, (R2)”和“inc R1”的执行阶段至少各需要多少个时钟周期?

解析

指令“sub R1, R3, (R2)”的执行阶段至少需要4个时钟周期


指令“inc R1”的执行阶段至少需要2个时钟周期

时钟周期C1：取出R1的内容送ALU的端口A，然后让ALU执行加1操作，运算结果通过SR直送；

控制信号：R1out=1，Tin=1，ALUop=inc，SRop=mov

时钟周期C2：运算结果送入R1；

控制信号：SRout=1，R1in=1



变式提醒

- 若改为双总线，ALU 两个操作数可同拍送出，节拍数减少
- 若增加间址周期，先取有效地址，再取操作数
- 若控制信号有效电平改变，所有写使能/读使能要同步调整

知识关联

- 前置：6.5 数据通路、6.6 数据通路——习题课一
- 后续：6.8 数据通路——习题课三
- 全章导航：6.0 导航与术语